PMIC(Power Management Integrated Circuit) Chip은 전력관리반도체입니다.

오늘은  반도체, 재료, 및 비즈니스 시장(Business Market) 소식 중,

PMIC(Power Management Integrated Circuit) Chip인 전력관리반도체에 관한 간략한 내용입니다. 참조만 부탁드립니다.

 

 

 

PMIC(Power Management Integrated Circuit) Chip은 전력반도체의 일종인 전력관리반도체입니다.

 

 

PMIC에는

 

Battery Management,

Battery Charging,

DC-DC Converter,

Voltage Regulator 등 Power Source 관련 기능을 하나의 Chip에 집적한 Chip이라고 할 수 있습니다.

 

 

 

 

 

 

 

 

노트북, 스마트폰, 탭 등은 제품의 경박 단소화에 따라,

 

부품 배치 공간이 협소해서 이러한 PMIC 하나로 제품의 전체 Power를 공급, 관리하는 것입니다.

 

 

 

 

PMIC의 제조사로는,

 

특정 반도체 및, 메모리만 개발, 생산하는 회사를 제외한,

 

대부분의 반도체 회사는 모두 개발, 생산하신다고 생각하시면 됩니다.

 

 

 

 

전자제품의 반도체 구성요소를 크게 나누면,

 

대략, CPU, GPU, I/O, Memory, Power입니다.

 

Battery를 포함한, Power 없이 완제품이 될 수가 없습니다, 자동차의 휘발유 같은 존재입니다.

 

 

 

 

근데, 메모리처럼,

 

완제품 하나에 많은 메모리가 필요하지만,

 

PMIC는 1개만 필요합니다만, 필요에 따라 2~3개 정도로 필요한 경우가 있습니다.

 

 

 

 

CPU, GPU와 같이 1개 필요하더라도 가격은 CPU, GPU에 비해 조족지혈입니다.

 

없어서는 안 되지만, 가격 면에서는 시장에서 조금 소외되는 반도체가 PMIC인데요.

 

 

 

 

그런데, 이번에 삼성전자에서 DDR5 D램 모듈용 저 전력, 저 발열 기술을 적용한,

 

차세대 기기의 핵심 전력관리반도체 3종을 공개했답니다.

 

 

 

 

삼성전자는 2010년 전력관리반도체 분야에 처음 진출한 이후,

 

전력반도체 라인업을 본격적으로 확대하는 모습입니다.

 

스마트폰, 태블릿 등 모바일용 제품과 PC, 게임기, 무선 이어폰에 탑재되는

 

전력관리반도체를 계속 출시하고 있답니다.

 

 

 

 

PMIC는 전력반도체의 한 종류로,

 

전체 전력반도체 시장에서 가장 큰 21%의 비중을 차지한다고 합니다.

 

PMIC 시장은 2020년, 54억 달러에서 2024년 69억 달러로 연평균 6.6%의 고성장이 기대된답니다.

 

삼성전자의 PMIC 시장점유율은 2019년 기준 약 6.6%이라고 합니다.

 

 

 

삼성전자 DDR5 D램 모듈용 전력관리반도체,  출처 - 에너지경제

 

 

 

 

 

아래 내용은 기술적으로 좀 더 깊이 들어가는 내용인데요, 참조만 하세요.

 

 

 

삼성전자는 이번에 발표된 전력관리반도체 3종(S2FPD01, S2FPD02, S2FPC01)은,

 

DDR5 D램 모듈에 탑재돼, D램의 성능 향상과 함께 동작 전력을 감소시키는 핵심 반도체로 활용될 것으로 기대된답니다.

 

 

 

 

 

S2FPD01은 데스크톱, 노트북 등 클라이언트용 DDR5 D램 모듈에 탑재되는 전력관리반도체로,

 

저전력 90 나노미터 공정을 적용했다고 합니다.

 

 

 

 

S2FPD01와 S2FPD02는 엔터프라이즈용 전력관리 반도체이랍니다.

 

출력 전압을 효율적으로 조정하는 자체 설계 방식인 하이브리드 게이트 드라이버를 적용해,

 

전력 효율을 업계 표준보다 1% 포인트 높은 91%까지 높였다고 합니다.

 

사실, 효율이 90% 이상에서 1% 높이는 것은 많은 돈과 시간이 들어가는 힘든 작업 중에 하나입니다.

 

 

반도체 모델별 상세내용,  출처  -  파이낸셜 뉴스

 

 

 

삼성전자는 자체 설계 기술인 ‘비동기식 2상 전압 강하 제어 회로(Asynchronous based dual phase buck control scheme)를

 

적용해 전압의 변화를 실시간으로 빠르게 감지하고 출력 전압을 일정하게 유지하게 한답니다.

 

 

 

 

비동기식 2상 전압 강하 제어 회로 기술을 통해 전력관리반도체는

 

초고속 DDR5 D램의 데이터 읽기, 쓰기 속도를 더욱 안정적으로 지원할 수 있고,

 

기존에 전압을 일정하게 유지하기 위해 탑재하던 적층세라믹콘덴서 (MLCC)의 사용량도 줄일 수 있어

 

D램 모듈 설계 편의성이 높아졌다고 합니다.

 

 

 

출처 – 에너지 경제, ZDNet Korea, 파이낸셜 뉴스